

Structure Machine 2

Série de TD2 (2019-2020)

<https://elearning.univ-bejaia.dz/course/view.php?id=11426>

Circuits logiques Séquentiels



Objectif : Comprendre les fondements des circuits logiques séquentiels et expliquer le fonctionnement de la bascule RS, D, JK, registres et compteurs.

Séance 1

- Q1 :** Citez quelques exemples de circuits logiques combinatoires et de circuits logiques séquentiels.
- Q2 :** Les circuits logiques séquentiels remplissent une fonction que les circuits logiques combinatoires n'assurent pas, laquelle ?
- Q3 :** Donnez le schéma général des circuits logiques séquentiels
- Q4 :** Donnez le schéma détaillée d'une bascule RS asynchrone
- Q5 :** Donnez le schéma détaillée d'une bascule RS synchrone sensible au niveau d'horloge haut
- Q6 :** Donnez le schéma détaillée d'une bascule RS synchrone sensible au niveau d'horloge bas
- Q7 :** Donnez le schéma détaillée d'une bascule D synchrone sensible au niveau d'horloge bas
- Q8 :** Complétez les tables de vérité suivantes :

Bascule RS asynchrone		
R	S	Q_n
0	0	
0	1	
1	0	
1	1	

Bascule D sensible au front montant de l'horloge H		
H	D	Q_n
↑	0	
↑	1	
0	x	
1	x	

Bascule JK asynchrone		
J	K	Q_n
0	0	
0	1	
1	0	
1	1	

Bascule RS sensible au niveau d'horloge Haut				Commentaire
H	R	S	Q_n	
0	0	0		
	0	1		
	1	0		
	1	1	État interdit	
1	X	X		

Bascule RS sensible au niveau d'horloge Haut				Commentaire
H	R	S	Q_n	
0	X	X	Q_{n-1}	
1	0	0		Mémorisation
	0	1		
	1	0		
	1	1		

Indication : Q_n étant l'état de la sortie Q à l'instant n et Q_{n-1} étant l'état de la sortie Q à l'instant $n-1$ (état précédent).


Séance 2

Q9 : Citez les 4 types de synchronisation des bascules (selon le niveau ou le front d'horloge)

Q10 : Donnez les schémas (non détaillé) des bascules suivantes

1. RS asynchrone
2. RS sensible au front montant de l'horloge
3. RS sensible au niveau haut
4. RS sensible au niveau bas
5. D sensible au front montant de l'horloge
6. JK sensible au front descendant de l'horloge
7. JK sensible au front montant de l'horloge


Exemple : le schéma ci-dessous représente une bascule JK flip-flop sensible au front descendant de l'horloge




Q11 : Une bascule flip-flop est sensible au : front d'horloge niveau d'horloge

Q12 : Une bascule latch (ou verrou) est sensible au : front d'horloge niveau d'horloge

Q13 : Soit la bascule RS suivante, complétez sa table de vérité et le chronogramme ci-dessous :




Complétez le chronogramme ci-dessous




Cette bascule est elle synchrone ou asynchrone ?

Q14 : Soit la bascule RSH suivante, complétez sa table de vérité et le chronogramme ci-dessous :



H	S	R	Q_{n+1}	$\overline{Q_{n+1}}$
0	X	X	Q_n	$\overline{Q_n}$
X	0	0	Q_n	$\overline{Q_n}$
1	0	1	0	1
1	1	0	1	0
1	1	1	X	X

Indication : « H » est le signal d'horloge. « X » veut dire état indéterminé



Cette bascule est synchrone asynchrone


Séance 3

Q15 : Bascule T : Donnez le schéma d'une bascules « T » sensible au front montant de l'horloge
 Complétez sa table de vérité :


T	H (horloge)	Q _n	$\overline{Q_n}$	Commentaire
1	front montant ↑		Q _{n-1}	Basculement
1	Niveau 0 Niveau 1 front descendant ↓			
0	Peut import H			Mémorisation



Q16 – Soit le circuits suivant :




Vous voyez que nous avons utilisé 3 bascules JK sensibles au front montant de l'horloge. Ce sont donc des bascules flip-flop. Vous voyez aussi que toutes les entrées J et K de ces bascules sont positionnées à un « 1 » logiques (5v). Nous vous demandons de compléter le chronogramme suivante et de dire ce que fait ce circuit :



En supposant que les sorties (S2 S1 S0) représente un nombre sur 3 bits. S0 étant le bit de poids faible, déduire ce que fait le circuits.

Q17 – Quelle est la fonction réalisée par le circuit suivant ?



Indication : Dans le circuit ci-dessus, nous avons omis la sortie Qbarre.

Q18 – Donnez le schéma d'un registre à décalage de gauche à droite en utilisant des bascules JK synchrones sensibles au front montant.

