B

bascule

Circuit logique capable, dans certaines circonstances, de maintenir les valeurs de ses sorties malgré les changements de valeurs d'entrées, c'est-à-dire comportant un état « mémoire ». Il s'agit de l'élément qui permet le passage de la logique combinatoire à la logique séquentielle.


C

Compteur

Circuit séquentiel qui permet de dénombrer des impulsions appliquées sur son entrée d' horloge (clk : clock ) et de restituer sur ces sorties des informations sous forme binaire. A chaque impulsion l'état de ce circuit est modifié et entre deux impulsions son état reste stable (inchangé). Si la suite des configuration binaire se suivent de 0 à N, on dira qu'il est modulo N.


D

D

Bascule ayant une seule entrée et souvent utiliser pour construire des registres et des mémoires.


F

flipflop

Qualificatif d'une bascule sensible au front d'horloge


H

horloge

qualificatif d'un signal électrique oscillant qui rythme les actions d'un circuit.


J

JK

Entrées de la bascule flipflop (sensible au niveau d'horloge) qui permet d'éviter la situation interdite R=S=1. Lorsque ces entrées sont à un toutes les deux, la sotie Q de la bascule est inversée.


M

Mémorisation

Situation des sorites d'un bascule RS ou JK lorsqu'on met leur entrées à 0.


Mise à 0

Opération réalisée lors qu'on met R à "1" et s à "0" pour une bascule RS


Mise à 1

Opération réalisée lors qu'on met R à "0" et S à "1" pour une bascule RS


R

RAM

circuit séquentiel composé de plusieurs mots (sorte de registres), d'un registre d'adresse, d'un décodeur et d'un registre de données (dite aussi d'information mémoire).


registre

composé de quelques bascules et permet de mémoriser un nombre binaire.

  • Il possède générale un signal de lecture / écriture.
  • Il peut disposer aussi d'une entrée série et une sortie série
  • Il dispose d'entrées parallèle et de sortie parallèle

Par exemple dans le schéma ci-dessous, le circuit dont on parle stock un nombre sur 4 bit en plus on peut procéder à un décalage des bits de gauche vers la droite:


RS

Bascule ayant deux entrée dont l'une permet la mise à zéro et l'autre la mise à 1. Lorsque les 2 entrées sont à 0, la la bascule se met en état de mémorisation (c'est à dire si sa sortie Q était à zéro , elle restera à zéro, si elle était à 1 elle restera à 1). Lorsque les 2 entrées sont à 1, ça engendre une situation interdite


S

Set

Entrée de mise à "1" d'une bascule RS


synchrone

Qualificatif d'une bascule ne réagissant que sur un niveau d'horloge ou un front d'horloge. Régir veut dire que l'action des entrées sur l'état de mémorisation ne sera effective qu'à la réception d'un niveau précis ou d'un front d'horloge


Synchronisation

Mécanisme permettant d'assurer que toutes les données d’un même opérateur combinatoire sont simultanément disponibles indépendamment du nombre de portes logiques traversées.


V

verrou

(désigné en anglais par le terme latch ou latched) est une bascule dont la sortie dépend uniquement du niveau logique des entrées. Son évolution ne dépend donc que de la succession des combinaisons appliquées, et n'est limitée que par la vitesse de commutation de la bascule et de ses entrées.

Cette bascule est aussi qualifié d'asynchrone